Appl. No. 10/617,874

Doc. Ref.: BB4

TWO-WAY THYRISTOR

Patent number:

JP8172181

Publication date:

1996-07-02

Inventor:

AJIT JANARDHANAN S

Applicant:

Classification:

INTERNATL RECTIFIER CORP

- International:- european:

Application number:

H01L29/747; H01L29/74 JP19950172282 19950707

Priority number(s):


Also published as:



US5483087 (A1) GB2292007 (A) FR2722335 (A1) DE19523172 (A1)

Abstract of JP8172181

PROBLEM TO BE SOLVED: To obtain a single MOS gate control two-way thyristor having improved turn OFF characteristics and free from parasitic thyristor. SOLUTION: A P<++> type region 116 is formed at a part of an N base layer 114. An anode 112 touches both the N type base layer 114 and the P<++> type region 116. An N type well region 120 is located in a P<-> type substrate 118 and forms the drain of an nchannel MOSFET of a device. A P type body region 122 is located in the N type well region 120 and an N<++> type region 124 is located in the P<++> type body 122. A cathode electrode 126 covers both the P<++> type body 122 and the N<++> type source region 124 at least partially. A gate 128 is located, while being isolated from the first surface of the device through ano oxide layer 129, above the P<++> type body 122, the N type well region 120 and a P<-> type epitaxial layer 118.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-172181

(43)公開日 平成8年(1996)7月2日


(51) Int.Cl. ⁶ H 0 1 L 29/747	識別記号	FΙ		技術表示箇所	
29/74		H01L	29/ 74	N	
	. ,			K F	
		審查請求	未請求 請求項の数	r 10 OL (全16頁)	
(21)出願番号	特願平7 -172282	(71)出廣人	591107551		
			インターナショナル	・レクチファイヤー・	
(22)出願日	平成7年(1995)7月7日		コーポレイション		
			INTERNATI	ONAL RECTI	
(31)優先権主張番号	272769		FIER CORP	ORATION	
(32)優先日	1994年7月8日		アメリカ合衆国カリ	フォルニア州エル・セ	
(33) 優先権主張国	米国 (US)		グンド、カンザス・	ストリート233番	
		(72)発明者	ジャナルドハナン・	エス・アジット	
			アメリカ合衆国90278	3カリフォルニア州レ	
			ドンド・ピーチ、ク	ラーク・レイン・ナン	
			パー2、1916番		
		(74)代理人	弁理士 青山 葆	(外1名)	

(54) 【発明の名称】 双方向サイリスタ

(57)【要約】

【課題】 寄生サイリスタの無い、改善されたターンオフ特性を有する単一MOSゲート制御型双方向サイリスタを提供することである。

【解決手段】 P"型領域116がN型ベース層114の一部に形成されている。アノード112はN型ベース層114とP"型領域116の両方に接触する。N型ウェル領域120はP型基板118内に配置され、N型ウェル領域120はデバイスのnチャネルMOSFETのドレインを形成する。P型ボディ領域122はN型ウェル領域120内に配置され、N"型領域124はP*型ボディ122内に配置されている。カソード電極126はP*型ボディ122とN"型ソース領域124の少なくとも一部との両方を覆う。酸化物層129でデバイスの第1の表面と絶縁されたゲート128はP型ボディ122、N型ウェル領域120およびP・型エピタキシャル層118の上に位置している。



【特許請求の範囲】

【請求項1】 MOSゲートによって制御される双方向 サイリスタにおいて、

間隔をあけて配置された平行で平坦な第1および第2半 導体表面を有する半導体材料のウェハーであって、前記 第1半導体表面から延びるウェハーの厚みの少なくとも 一部分は、相対的に不純物濃度の低い第1導電型の基板 を含み、前記第2半導体表面から延びるウェハーの厚み の少なくとも一部分は、前記第1導電型とは反対の第2 導電型のベース領域を含んでいる半導体材料のウェハー 10

前記相対的に不純物濃度の低い基板内に形成され、前記 第1半導体表面から該第1半導体表面の下方に第1深さ まで延びている前記第2導電型の少なくとも一つのウェ ル領域と、

前記ウェル領域内に形成され、前記第1半導体表面から 該第1半導体表面の下方に前記第1深さよりも浅い第2 深さまで延びている前記第1導電型の少なくとも一つの ボディ領域であって、該ボディ領域が前記ウェル領域か ら前記第1半導体表面に沿って径方向内側に間隔をおい 20 て配置されることにより、該ボディ領域と前記相対的に 不純物濃度の低い基板との間の前記第1半導体表面に沿 って第1チャネル領域が形成されるボディ領域と、

前記ボディ領域内に形成され、前記第1半導体表面から 該第1半導体表面の下方に前記第2深さよりも浅い第3 深さまで延びている前記第2導電型の少なくとも一つの ソース領域であって、該ソース領域が前記ウェル領域か ら前記第1半導体表面に沿って径方向内側に間隔をあけ て配置されることにより、該ソース領域と前記ウェル領 域との間の前記第1半導体表面に沿って第2チャネル領 30 域が形成されるソース領域と、

前記第1半導体表面に配置され、前記ボディ領域および 前記ソース領域に接続された第1電極手段と、

少なくとも前記チャネル領域の上に配置された前記第1 半導体表面上のゲート絶縁層手段と、

前記ゲート絶縁層手段の上に配置され、前記チャネル領 域を覆うゲート電極手段と、

前記第2導電型の前記ベース領域内に形成され、前記第 2半導体表面から延びている前記第1導電型の少なくと も一つの相対的に不純物濃度の高い領域と、

前記第2半導体表面に配置され、前記第1導電型の前記 相対的に不純物濃度の高い領域と前記ベース領域とに接 続された第2電極手段と、を備える双方向サイリスタ。 【請求項2】 請求項1に記載の双方向サイリスタにお

前記ウェル領域内に形成された前記第1導電型の第2ボ ディ領域であって、前記ウェル領域の一部分によって前 記相対的に不純物濃度の低い基板から間隔をあけて配置 された第2ボディ領域を更に備え、前記第1電極手段は

ディ領域内に形成された前記ソース領域とに接続されて いる双方向サイリスタ。

【請求項3】 請求項1に記載の双方向サイリスタにお

前記ウェル領域内に形成された前記第1導電型の第2ボ ディ領域であって、前記ウェル領域の一部分によって前 記相対的に不純物濃度の低い基板から間隔をあけて配置 された第2ボディ領域を更に備え、前記ウェル領域は不 純物濃度の相対的に髙い部分と相対的に低い部分とを含 むプロファイルを有し、前記第1電極手段は前記第1ボ ディ領域と前記第1ボディ領域内に形成された前記ソー ス領域とに接続されている双方向サイリスタ。

【請求項4】 請求項1に記載の双方向サイリスタにお いて、

並列接続されて対称に配置された多角形状の複数のセル であって請求項1に記載された構造を有する複数のセル を更に備え、前記第1電極手段は隣接セルのボディ領域 を覆うグリッドを含む双方向サイリスタ。

【請求項5】 請求項4に記載の双方向サイリスタにお いて、

前記各セルは前記ウェル領域から間隔をあけて配置され るとともに前記第1半導体表面から延びている相対的に 不純物濃度の高い拡散領域を有し、該相対的に不純物濃 度の高い拡散領域は隣接セルの各々のウェル領域の間に 配置されている双方向サイリスタ。

【請求項6】 請求項1に記載の双方向サイリスタにお

前記相対的に不純物濃度の低い基板内に形成され前記第 1半導体表面から延びている第2導電型の第2ウェル領 域であって、該第2ウェル領域を前記少なくとも一つの ウェル領域から間隔をあけて横方向に配置して、該間隔 をあけて配置したウェルの間の前記第1半導体表面にま で前記相対的に不純物濃度の低い第1導電型の基板の-部分が達するようにした第2ウェル領域と、

前記第2ウェル領域内に形成された前記第1導電型の第 2ボディ領域であって、該第2ボディ領域が前記第2ウ ェル領域から前記第1半導体表面に沿って径方向内側に 間隔をあけて配置されることにより、前記第2ウェル領 域内の前記第1半導体表面に沿って第2チャネル領域が 形成される第2ボディ領域と、

前記第1半導体表面に配置され、前記第2ボディ領域に 接続された補助電極手段と、

少なくとも前記第2チャネル領域の上と、前記間隔をあ けて配置されたウェル領域の間の前記第1半導体表面に まで達する相対的に不純物濃度の低い第1 導電型の基板 の前記部分の上とに配置された、前記第1半導体表面上 の第2ゲート絶縁層手段と、

前記第2チャネル領域と、前記間隔をあけて配置された ウェル領域の間の前記第1半導体表面にまで達する相対 前記第2ボディ領域と前記第1ボディ領域と前記第1ボ 50 的に不純物濃度の低い第1導電型の基板の前記部分とを

覆う、前配ゲート絶縁層手段の上の第2ゲート電極と、 を有するセルであって集積化されたMOSゲート構造の ターンオン・セルを更に備える双方サイリスタ。

3

【請求項7】 請求項1に記載の双方向サイリスタにおいて、

前記相対的に不純物濃度の低い基板内に形成された前記 第1導電型の注入領域と、

前記相対的に不純物濃度の低い基板内に形成され前記第 1半導体表面から延びている前記第2導電型の第2、第 3および第4ウェル領域であって、該第2ウェル領域を 10 **該第3ウェル領域から間隔をあけて横方向に配置して、** 該間隔をあけて配置した第2および第3ウェル領域の間 の前記第1半導体表面にまで前記相対的に不純物濃度の 低い第1導電型の基板の一部分が達するようにするとと もに該間隔をあけて配置した第2 および第3 ウェル領域 の間に第2チャネル領域を形成するようにし、該第3ウ ェル領域を該第4ウェル領域から間隔をあけて横方向に 配置して、両者の間の前記相対的に不純物濃度の低い第 1導電型の基板に前記注入領域の一部分が接するように し、該第4ウェル領域を該第1ウェル領域から間隔をあ けて横方向に配置して、該間隔をあけて配置した第1お よび第4ウェル領域の間の前記第1半導体表面にまで前 記相対的に不純物濃度の低い第1導電型の基板の一部分 が達するようにした、第2、第3及び第4ウェル領域

前記第2ウェル領域内に形成された前記第2導電型の第 2ソース領域と、

前記第1半導体表面に配置され、前記第2ソース領域に 接続された補助電極手段と、

前記第3ウェル領域内に形成された前記第2導電型の第 30 3ソース領域と、

前記第1半導体表面に配置され、前記第3ソース領域及 び注入領域に接続された金属ストラップと、

少なくとも前記第2チャネル領域の上方に配置された、 前記第1半導体表面上の第2ゲート絶縁層手段と、

前記ゲート絶縁層手段の上に配置され、前記第2チャネル領域を覆う第2ゲート電極手段と、

を有するセルであって単一極性ゲート駆動を利用する集 積化されたMOSゲート構造のターンオン・セルを更に 備える双方サイリスタ。

【請求項8】 MOSゲートによって制御される双方向 サイリスタにおいて、

間隔をあけて配置された平行で平坦な第1 および第2半 導体表面を有する半導体材料のウェハーであって、前記 第1 半導体表面から延びるウェハーの厚みの少なくとも 一部分は、相対的に不純物濃度の低い第1 導電型の基板 を含み、前記第2 半導体表面から延びるウェハーの厚み の少なくとも一部分は、前記第1 導電型とは反対の第2 導電型のベース領域を含んでいる半導体材料のウェハー と、

前記相対的に不純物濃度の低い基板内に形成され、前記 第1半導体表面から該第1半導体表面の下方に第1深さ まで延びている前記第2導電型の第1ウェル領域と、 前記第1ウェル領域内に形成され、前記第1半導体表面 から該第1半導体表面の下方に前記第1深さよりも浅い 第2深さまで延びている前記第1導電型の少なくとも一 つのボディ領域であって、該ボディ領域が前記ウェル領 域から前記第1半導体表面に沿って径方向内側に間隔を おいて配置されることにより、該ボディ領域と前記相対 的に不純物濃度の低い基板との間の前記第1半導体表面 に沿って第1チャネル領域が形成されるボディ領域と、 前記ボディ領域内に形成され、前記第1半導体表面から 該第1半導体表面の下方に前記第2深さよりも浅い第3 深さまで延びている前記第2導電型の少なくとも一つの ソース領域であって、該ソース領域が前記第1ウェル領 域から前記第1半導体表面に沿って径方向内側に間隔を あけて配置されることにより、該ソース領域と前記第1 ウェル領域との間の前記第1半導体表面に沿って第2チ ャネル領域が形成されるソース領域と、

前記第1半導体表面に配置され、前記ボディ領域および 前記ソース領域に接続された第1電極手段と、

少なくとも前記チャネル領域および前記第1ウェル領域 に配置された、前記第1半導体表面上のゲート絶縁層手 段と、

前記ゲート絶縁層手段の上に配置され、前記チャネル領域および前記ウェル領域を覆うゲート電極手段と、

前記ウェハーの前記第1半導体表面から延びている第2 導電型の第2ウェル領域であって、前記第1ウェル領域 から間隔をあけて横方向に配置された第2ウェル領域

前記第2ウェル領域内に形成された前記第1導電型の少なくとも一つの相対的に不純物濃度の高い領域と、

前記第1半導体表面に配置され、前記第1導電型の前記相対的に不純物濃度の高い領域と前記第2ウェル領域と に接続された第2電極手段と、を備える双方向サイリスタ

【請求項9】 請求項8に記載の双方向サイリスタにおいて、

前記第1ウェル領域に形成された前記第1導電型の第2 がディ領域であって、前記第1ウェル領域の一部分によって前記相対的に不純物濃度の低い基板から間隔をあけて配置された第2ボディ領域を更に備え、前記第1電極手段は前記第2ボディ領域と前記第1ボディ領域と依接続第1ボディ領域内に形成された前記ソース領域とに接続されている双方向サイリスタ。

【請求項10】 請求項8に記載の双方向サイリスタに おいて、

前記第1ウェル領域内に形成された前記第1導電型の第 2ボディ領域であって、前記第1ウェル領域の一部分に 50 よって前記相対的に不純物濃度の低いエピタキシャル成 5

長領域から間隔をあけて配置された第2ボディ領域を更に備え、前記第1電極手段は前記第1ボディ領域と前記第1ボディ領域内に形成された前記ソース領域とに接続され、前記ウェル領域は前記第1ボディ領域の下に配置された不純物濃度の相対的に高い部分と相対的に低い部分とを含むブロファイルを有する双方向サイリスタ。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は双方向サイリスタに関し、より詳しくは、単一のMOSゲートによりターンオフを制御することができる単一MOSゲート制御型双方向サイリスタに関する。

[0002]

【従来の技術】バイボーラ導電機構とMOS制御機構とを組み合わせたパワー半導体の構造は周知である。絶縁ゲートバイボーラトランジスタ(IGBT)はかかるデバイスの一例であって、該絶縁バイボーラトランジスタでは、バイボーラ構造体のベース電流が、集積化されたMOSFETを介して制御される。上記IGBTはパワーMOSFETと同様に制御が簡単であり、500ボル 20トを越える電圧に対してオン時の電圧降下がパワーMOSFETに比較して小さいという利点を有している。IGBTがより高い阻止電圧(>1000ボルト)用として設計されていると、上記IGBTのオン状態の電圧降下は増加する。

【0003】高電圧用のものとしては、IGBTに比較 して小さいオン状態での電圧降下を有するサイリスタの 構造が開発されており、そのサイリスタの構造ではカソ ード短絡回路がMOSゲートを介してスイッチされる。 MOS制御サイリスタもしくはMCTとして知られてお 30 り、かつ、1984年12月サンフランシスコで開催のアイト リブルイー・インターナショナル・エレクトロン・デバイ ス・ミーティング (アイディイーエム) のテクニカル・ダ イジェスト(IEEE International Electron Device Meet ing (IDEM) Technical Digest) の第282頁ないし第285 頁におけるテンプル(V. A. K. Temple)による論文に記 載されているかかる構造は、単一のMOSゲートにより ターンオンおよびターンオフされる。上記MCTは非対 称構造を有しており、一つの方向にのみ電流を流すこと ができるものであるが、MOSによるターンオフ機能を 40 有する双方向サイリスタの構造も開発されている(たと えば、米国特許第4,816,892号および第5,040,042号参 照)。かかる双方向サイリスタは交流スイチングへの応 用に有用である。

【0004】従来のMCTや双方向サイリスタでは、低 とN-型 濃度ドーピングしたN-型ベース領域(下側のPNPト からのでランジスタのベース領域)が阻止状態に電圧を保持する で型層1 のに使用される。速いターンオフ特性を得るためには、 NPNトランジスタのP型ベースが接地電位に接続され 層であるでいて、上記PNPトランジスタのN型ベースが高アノ 50 される。

ード電位に接続されていることが望ましい。しかしながら、上記N型ベースを高いアノード電位に接続するには、デバイスの逆方向阻止機能を破壊するアノード短絡の使用、または、米国特許第4,816,892号および第5,040,042号に開示されているような、デバイスの組立が困難な、デバイスの背後でのMOSゲートの使用が必須である。

【0005】バリガ(Baliga)らの米国特許第4,857,983 号は、ウェハーの背後のN*型拡散領域20を使用する 10 てとにより、上記した問題点なしに逆導通特性を達成す るデバイス (図1参照) を開示している。図1におい て、十分に正の電位をゲート2に印加してP-型ベース 14にnチャネルを発生させてこのP-型ベースとN・型 領域とを電気的に結合させた上でカソード電極8と直接 接続することで、上記デバイスが順方向(カソードに対 してアノードが正の方向) にターンオンされるようにな っている。これによりP型層10. N-型層12. P-型 層14およびN⁺型領域7により形成された4層構造体 を直列n チャネルMOSFETを通してカソードに接続 し、上記構造体はP型層10, N-型層12およびP-型 領域14により形成される固有のPNP型のバイボーラ トランジスタに動作ベース駆動電流を供給して、導通状 態を繰り返し発生させる。上記ゲート電圧が十分小さく なるかまたは零となると、N*型領域7はN*型領域8お よびカソードと切り離されて非導通となる。

【0006】図1の従来技術のデバイスから明らかなように、N-型層12とP-型領域14との間の境界、およびN-型層12とP・型層16との間の境界は上記デバイスの順方向阻止接合部を形成し、阻止電圧の大部分は上記N-型層である下側のPNPトランジスタのベース領域に印加される。固有の寄生サイリスタ構造は順方向にP型層10、N-型層12、P-型領域14およびN・型領域8により形成される。

【0007】逆方向(カソード6に対してアノード4が 負)であり、上記ゲート構造体2には十分に負の電位が 印加されていて全てのMOSゲートが零電位に保持され ているときには、P*型領域16, N-型領域12, P型 領域10 および背後のN^{*}型領域20 により形成される 4層構造体を通して導通作用が起こる。この4層構造体 は、逆方向の導通を繰り返し発生させる。ゲート構造体 2へ十分な正の電位を印加すると、P型領域16にnチ ャネルが形成され、N-型層12がN・型領域22および それに接続されたカソード電極6に短絡されるので、上 記4層構造体の導通の繰返しが停止する。P*型層16 とN-型層12との間のPN接合部の短絡はこの接合部 からの注入を減少させ、導通の繰返しを中断させる。N -型層12とP型層10との間の境界はデバイスの逆方 向阻止接合部を形成し、大部分の阻止電圧は上記N-型 層である上側のPNPトランジスタのベース領域に印加

[0008]

【発明が解決しようとする課題】図1のデバイスでは、 ワイドベースPNPトランジスタのN-型ベース(N-型 層12)は、上記デバイスが順方向導通状態からターン オフするときに、高いアノード電位に接続されず、した がって、デバイスの順方向ターンオフ特性を劣化させる という不具合がある。また、上記したように、上記デバ イスは固有の寄生サイリスタを有しており、該寄生サイ リスタは上記順方向導通状態における上記デバイスのM OSゲート制御性能を制限している。

【0009】したがって、寄生サイリスタを有しておら ず、かつ改善されたターンオフ特性を有する単一MOS ゲート制御型双方向サイリスタが望まれている。

【0010】本発明は、従来サイリスタが有している上 記欠点を克服し、上記目的を達成する新規なMOSゲー ト制御型双方向サイリスタの構造を提供するものであ る。

[0011]

【課題を解決するための手段】本発明は、順方向阻止状 分の阻止電圧を印加するとともに、逆方向阻止状態では 上側のPNPトランジスタのコレクタ領域に大部分の阻 止電圧を印加することにより上記目的を達成するもので

【0012】本発明にかかるデバイスは、間隔をおいて 配置された平行で平坦な第1および第2半導体表面を有 する半導体材料のウェハーの上に形成されている。上記 第1半導体表面から下方に延びるウェハーの部分は、相 対的に低濃度にドービングされた第1導電型の基板で構 成されていて、接合部が形成されるとその接合部が臨め 30 るようになっている。上記第2半導体表面から上方に伸 びるウェハーの部分は、上記第1導電型とは反対の第2 導電型のベース領域を含んでいる。

【0013】垂直導電構造の実施の形態では、上記基板 領域に形成されるとともに上記第1半導体表面からその 下に第1深さに達する第2導電型の単一のウェル領域を 含んでいる。上記ウェル領域は、第1半導体表面に沿っ て径方向内側に間隔をあけて配置され、第1導電型の低 濃度ドーピングされた領域内に第1チャネル領域を形成

【0014】上記第1導電型の少なくとも一つのボディ 領域は上記ウェル領域に形成されるとともに、上記第1 半導体表面から上記第1深さよりも浅い第2深さに達す るまで、上記第1半導体表面の下方に伸びている。上記 ボディ領域はウェル領域から第1半導体表面に沿って径 方向内側に間隔をおいて配置されて、上記ウェル領域に て、上記ボディ領域と低濃度ドーピングされた領域との 間の上記第1半導体表面に沿う第2チャネル領域を形成 している。

領域に形成され、上記第1半導体表面からその下に上記 第2深さよりも浅い第3深さに延びている。上記ソース 領域は上記ウェル領域から第1半導体表面に沿って径方 向内側に間隔をおいて配置されて、上記ボディ領域に第 3チャネル領域を上記ソース領域とウェル領域との間で 上記第1半導体表面に沿って形成している。

【0016】第1電極が上記第1半導体表面に配置され るとともに、上記ボディ領域およびソース領域に接続さ れている。上記第1半導体表面上のゲート絶縁層は少な 10 くとも上記チャネル領域を覆っている。上記ゲート絶縁 層の上に配置されたゲート電極は上記チャネル領域の上 に位置している。

【0017】上記第1導電型を有する相対的に髙濃度ド ーピングされた後方拡散部分は第2導電型のベース領域 に形成され、上記第2半導体表面からその一部の上に延 びている。上記第2電極は第2半導体表面に配置される とともに、上記後方拡散部分と第2導電型のベース領域 に接続される。

【0018】上記ボディ領域と上記ウェル領域の両方ま 態では下側のPNPトランジスタのコレクタ領域に大部 20 たはいずれか―方は相対的に深く、相対的に高濃度ドー ピングされた領域を含むようなものであってもよい。

> 【0019】いま一つの垂直導電構造の実施の形態で は、デバイスが上記ウェル領域に形成された第1導電型 の第2ボディ領域を含み、上記第2ボディ領域が上記ウ ェル領域の一部によって相対的に低濃度ドーピングされ た基板領域から隔離されている。上記第1電極は、第1 ボディ領域およびソース領域に加えて、第2ボディ領域 とも接続されている。この実施の形態では、上記ウェル 領域は相対的に深く、相対的に高濃度ドーピングされた 部分を含むようなものであってもよい。

> 【0020】上記各実施の形態において、上記第1導電 型がP型もしくはP型半導体材料で、上記第2導電型が N型もしくはN型半導体材料であるときは、上記第1電 極はデバイスのカソードであり、上記第2電極はデバイ スのアノードである。逆に、上記第1導電型がN型もし くはN型半導体材料で、上記第2導電型がP型もしくは P型半導体材料であるときは、上記第1電極はデバイス のアノードであり、上記第2電極はデバイスのカソード である。

40 【0021】好ましい実施の形態では、本発明にかかる 双方向サイリスタは並列接続されてウェハーに対称に配 置された複数のセルの形態を有しており、第1電極は上 記ボディ領域および隣接するセルのウェル領域の上に位 置するグリッドである。上記セルは好ましくは多角形状 を有するものである。上記セルはウェル領域と間隔を有 するとともに上記第1半導体表面から延伸している相対 的に髙濃度ドーピングされた拡散領域を有しており、該 相対的に高濃度ドーピングされた拡散領域は隣接するセ ルの各々のウェル領域の間に配置されている。ターミネ 【0015】上記第2導電型のソース領域は上記ボディ 50 ーション構造体は完成したデバイスのエッジにて第1お

よび第2半導体表面に設けられる。

【0022】本発明の横方向導電構造の実施の形態では、相対的に高濃度ドービングされた後方の拡散領域はデバイスの第1半導体表面に移動していて、上記第2導電型の第2ウェル領域内に配置されている。上記第2ウェル領域は第1ウェル領域と横方向に間隔を有している。本実施の形態の第2電極は、また第1半導体表面に配置されていて、第2ウェル領域に接続されるとともにその中に含まれている相対的に高濃度ドービングされた領域に接続されている。第2ウェル領域に隣接したアイ 10ソレーション用の溝を設けるようにしてもよい。

【0023】本発明にかかる双方向サイリスタは、集積化されたMOSターンオン・セルをオブションで備えていてもよい。

【0024】本発明の構成において、たとえば、P-型 の導電性を有する低濃度ドーピングされた基板領域(そ れはP型ボディ領域、N型ウェル領域およびP-型基板 からなる上側のPNPトランジスタのコレクタ領域を形 成し、それはまたP型後方拡散部、N型ベースおよびP -型基板からなる下側のPNPトランジスタのコレクタ 領域を形成しており、それはまた、上記N型ウェル領 域、上記P-型基板および上記N型ベース領域からなる 下側のNPNトランジスタのベース領域を構成してい る)は、順方向と逆方向の両方で電圧を受けるために使 用されている。この構造により、順方向導通状態からタ ーンオフする間に上記PNPトランジスタのN型ベース (N型ベース領域) と上記NPNトランジスタの広いP -型ベース (P-型基板) との両方にアクセスできるよう になる。順方向導通状態からターンオフする間に、上記 PNPトランジスタのN型ベースはアノード電位に接続 30 され、上記NPNトランジスタのP-型ベースはカソー ド(接地)電位に接続される。これにより、本発明では 順方向における速いターンオフ特性を得ることができ る。本発明の構成では、順方向および逆方向のいずれに おいても固有の寄生サイリスタを有しないという利点が ある。つまり、本発明は上記したことを達成するばかり でなく、逆方向においてゲート制御ターンオンを行うよ うにもなっている。

【0025】したがって、本発明は、寄生サイリスタ構造もなく、背後側にゲートもなく、順方向における速い 40 ターンオフ特性を有し、順方向における電流飽和を有し、単一のゲート電極を有するMOSゲート制御型双方向サイリスタの構造を初めて提供するものである。 【0026】

【発明の実施の形態】本発明の他の特徴および利点は、 添付の図面を参照して説明する本発明の以下の説明から 明らかとなろう。

【0027】本発明にかかる単一MOSゲート制御型双 より上記MOSFETがオン状態に保持され、反転した 方向サイリスタの構造の第1の実施の形態が図2に示さ チャネルを通して導電が行われ、サイリスタのターンオ れている。以下の説明から明らかになるように、本発明 50 ンが持続するのに十分なものでなければならない。した

にかかる双方向サイリスタは、図1に示された従来のデバイスと同様に、基本的にnチャネルMOSFETと直列のPNPNサイリスタからなっている。しかしながら、従来のデバイスでは、下側のPNPトランジスタは広いN型ベースを有するPNPトランジスタである。これに対して、本発明に係るデバイスでは、以下に説明す

るように、下側のPNPトランジスタは狭いN型ベー

ス、広いP⁻型コレクタを有するものである。

10

【0028】図2に示すように、本発明に係る双方向サイリスタ110はP-型基板118に構成された垂直導電構造のデバイスである。高い不純物濃度を有するP*型領域116はP-型基板118の下に配置されたN型ベース層114の下側の一部に形成されている。上記デバイスの下面のアノード112はN型ベース層114とP**型領域116との両方に接触する。

【0029】N型層114およびP**型層116は、好 ましくはP-型基板118に後方拡散により形成され る。N型ウェル領域120がP-基板層118内に配置 され、以下にさらに詳細に説明するように、デバイスの nチャネルMOSFETのドレインを形成する。(上記 MOSFETのチャネル領域を形成する) P型ボディ領 域122はN型ウェル領域120内に配置され、(上記 MOSFETのソースを形成する) 高不純物濃度のN¹ 型領域124はP型ボディ122内に配置されている。 P型ボディ122は、図2に示すように、好ましくは相 対的に高濃度ドーピング(すなわち、P⁺)してある。 【0030】上記デバイスの第1半導体表面上のカソー ド電極126はP・型ボディ122とN**型ソース領域 124の少なくとも一部との両方を覆う。酸化物層12 9により上記デバイスの第1半導体表面と絶縁された、 好ましくはポリシリコンを含むゲート128は、P型ボ ディ122、N型ウェル領域120およびP⁻型エピタ キシャル層118の上に位置している。

【0031】図2に示されたデバイス110の動作は次 の通りである。順方向(アノードからカソードへ電流が 流れる方向、すなわち、図2において上に向かう方向) では、サイリスタ110はカソード126に対して正の 電圧をゲート128に印加するとともにアノード112 に十分に高い電圧を印加することにより、またフォト (光) エネルギを印加することにより、またSCRをト リガするために使用されている他の周知の方法により、 オン状態にトリガされる。サイリスタ110は、カソー ド126に対してゲート128を十分に正の電圧に維持 することによりオン状態に保持される。ゲート128の 正の電圧は、P・型ボディ122に反転nチャネルを生 じさせ、該nチャネルがN型ウェル領域120をN**型 領域124に接続するのに十分な大きさを有し、それに より上記MOSFETがオン状態に保持され、反転した チャネルを通して導電が行われ、サイリスタのターンオ

がって、順方向モードのサイリスタ電流は、P**型後方 拡散領域116, N型ベース層114, P-型基板11 8、N型ウェル領域120により形成されたPNPNサ イリスタを通して、かつ、N型ウェル領域120, Pt 型ボディ122およびN**型領域124により形成され る導通MOSFETを通してアノード112からカソー ド126に流れる。

【0032】上記デバイスをターンオフさせるために、 カソード126に対してゲート128に十分に負の電圧 が印加されると、N型ウェル領域120が反転されてP -型基板層118がカソード126の接地電位に接続さ れ、再生電流を転流させてサイリスタ110をターンオ **フさせる。**

【0033】順方向阻止電圧はP-型基板層118とN 型ベース層114との面に平行な接合部により受けら れ、上記P-型基板層118の不純物のドープ量および 厚みにより主として決定される。トライアックに使用さ れているものと同様のエッチ・カンター・ターミネーショ ン(Etch Contour Termination)もしくはベベル・エッジ・ ターミネーション(Bebel Edge Termination)を、表面電 20 界を削減して降伏電圧を改善するのに用いることができ る。かかるターミネーションに関しては、プロシーディ ングズ・オブ・アイイーイー (Proceedings of IEE)の第12 9巻、第1部、第5号の第173頁ないし第179頁、1982年1 0月、におけるベリガ(B. J. Baliga)著の「High-Voltag e device termination techniques-A comparative revi ew (高電圧デバイスのターミネーション技術 - 比較 論)」を参照文献として挙げておく。

【0034】逆方向(カソードからアノードへの電流の 導通、すなわち図2において下方に向かう方向)の場合 には、サイリスタ110が、カソード126に対してゲ ート128に負の電圧を印加することによってターンオ ンされる。ゲート128の上記負の電圧は、P型反転チ ャネルがP-型基板層118をP+型ボディ領域122に 接続するのに十分なものでなければならない。これによ りP-型層118を高電位に接続し、P-型層118に対 してN型層114を順方向バイアスしてキャリヤの注入 を行い、それによりサイリスタ110にターンオン状態 を維持させる。サイリスタ110が逆方向導通モードに トリガされると、ゲート128の電圧はカソード126 40 の電位に減少する。逆方向モードのサイリスタ電流は、 P*型ボディ122、N型ウェル領域120、P*型基板 118、およびN型ベース層114により形成されるP NPNサイリスタを通してカソード126からアノード 112へ流れる。N**型領域124およびP**型後方拡 散領域116は上記逆導電モードでは不活性であること に注目すべきである。

【0035】逆方向において上記デバイスをターンオフ させるため、カソード126に対して十分に正の電圧が

P⁺ 型ボディ122内のN型反転チャネルを通してカソ ード126の電位に接続される。これにより、PNPト ランジスタのベースであるN型ウェル領域120をエミ ッタであるP型ボディ122に短絡し、サイリスタ11 0をターンオフさせる。上記N型ウェル領域120の拡 散抵抗およびP⁺型ボディ122のN型反転チャネルの 抵抗は、上記逆方向においてターンオフすることができ る最大電流を決定する。上記逆阻止電圧はP-型基板層 118とN型ウェル領域120との接合部により受けら れ、P-型基板層118のドーピング量と厚みにより決 定されるとともに、採用されているターミネーション構 造(termination structure)により決定される。たとえ ぱN型不純物がドープされた浮遊フィールドリングおよ びフィールド・プレートのような、標準的な高電圧デバ イスのターミネーション構造を使用することもできる。 前に説明したように、エッチ・カンター・ターミネーショ ン(Etch Contour Termination)もしくはベベル・エッジ・ ターミネーション(Bebel Edge Termination)を使用する こともできる。

【0036】図3は、図2のデバイスの特性、すなわち 種々のゲート電圧についてデバイスに印加される電圧に 対して上記デバイスを流れる電流をブロットした図2の デバイスの特性を示している。上記デバイスはトライア ックの双方向特性を有するとともに、ゲート制御ターン オフ特性を有していることが分かる。

【0037】図4に、本発明のいま一つの実施の形態の 断面図を示す。順方向では、との実施の形態のデバイス はnチャネルMOSFETと直列のPNPNサイリスタ から構成されており、逆方向では、MOSゲート制御部 を有するNPNPサイリスタから構成されている。双方 向サイリスタ140はN型ベース領域144を有するP 型基板148とN型ベース領域144中に配置されたP ・・・型後方拡散領域146を含んでいる。上記デバイスの 下面のアノード142はN-型ベース層144とP**型 後方拡散領域146の両方を覆っている。カソード15 8は上記デバイスの上面に位置している。

【0038】N型層144およびP**型層146は、P 型基板148に後方拡散することにより形成される。 P -型基板層148内に配置されているN型ウェル領域1 50はnチャネルのMOFETのドレインを形成してお り、該MOFETは以下にさらに詳細に説明するよう に、上記デバイスを制御する。一対の横方向に間隔を有 して配置されたP型ボディ領域152,154 (好まし くは、相対的に高い不純物濃度を有する、P^{*}型領域) がデバイスの第1の面にてN型ウェル150内に配置さ れている。P'型ボディ領域154は上記nチャネルM OFETの「チャネル」領域を形成しており、該MOF ETは上記デバイスを制御するのに使用されている。髙 い不純物濃度を有するN**型領域156(上記nチャネ ゲート128に印加されると、N型ウェル領域120が 50 ルMOFETのソースを形成している)は、P*型ボデ

ィ154内に配置されている。

【0039】ポリシリコン絶縁ゲート160はグリッド (図示せず) の形をなすように上記デバイスの第1半導 体表面に設けられ、該グリッドはN**型領域156, P *ボデイ154, N型ウェル領域150およびP*型ボデ ィ152の上に位置する第1のセクションを含んでい る。該第1のセクションに電気的に接続された、ゲート 160の第2のセクションは、P*型ボディ152, N 型ウェル領域150およびP-型基板148の上に位置 している。

13

【0040】図4に示されるデバイス140の動作は次 の通りである。順方向導通(アノードからカソードへの 導通、すなわち図4において上方への導通)の場合、サ イリスタ140は図2の単一ゲートの実施の形態と同じ ように動作する。したがって、図2の実施の形態と同様 に、上記デバイスは、カソード158に対して正の電圧 をゲート160に印加するとともに、十分に高い電圧を アノード142に印加するか、フォト(光)エネルギを 印加するか、またはSCRをトリガするために使用され る他の周知の方法を用いることにより、オン状態にトリ 20 い部分のために余分に不純物の拡散を施す必要がある ガされる。サイリスタ140は、カソード158に対し てゲート160を十分に正の電圧に維持することによ り、P⁺型ボディ154に反転nチャネルを生じさせる ことによってオン状態に保持される。このn チャネルM OSFETがオンすると、N型ウェル領域150がN** 型領域156に接続され、上記デバイスを通して導通が 生じるようになる。

【0041】図4のデバイスは、カソード158に対し て十分に負の電圧をゲート160に印加し、アノード1 42に負の電圧を印加することにより、逆モードのオン 30 状態にトリガされる。ゲート160の負電圧はN型ウェ ル領域150に反転pチャネルを発生させ、該pチャネ ルはP-型基板148をP*型ボディ152に接続し、N 型ベースとP-型基板との接合部を順方向にバイアスし て上記サイリスタをターンオン状態にラッチする。上記 デバイスは逆方向ではP'型領域152, N型ウェル領 域150 P-型基板148およびN型ベース層144 を通してカソードからアノードに流れる電流により、実 質的にMCTのように動作する。図2の実施の形態と同 様に、N**型領域156およびP**型後方拡散領域14 6は逆導電モードにおいて不活性である。また上記した ように、ゲート160に十分に正の電圧を印加すると、 サイリスタ140は上記逆導電モードからターンオフさ れる。

【0042】本発明の更なる実施の形態が図5に示され ている。この実施の形態は、構造的には図4の双方向サ イリスタ140と同様であるが、ドーピングと電流の流 れが反対となっている。このため、図5の実施の形態で は、アノード182はそのデバイスの上面を覆い、カソ ード184はそのデバイスの底面を覆っている。アノー 50 53を有している。N**型層253は、N**型ソース領

ド182はカソード184に対して正で、絶縁ゲート1 86に十分に負の電圧が印加されると、電流は、P**型 領域188を通り、N・型ボディ190内に形成された nチャネルを通り、そして、P型ウェル192、N型 基板194、P型ベース層196及びN**型後方拡散1 98を通って、アノードからカソードへと順方向に下向 きに流れる。逆方向導通の場合は、アノード182がカ ソード184に対して負で、絶縁ゲート186に十分に 正の電圧を印加してP型ウェル192を反転させると、 10 電流は、P型ベース層196、N-型基板194、P型 ウェル192及びN'型ボディ191を通って、カソー

ドからアノードへと流れる。 【0.043】図6及び7は、それぞれ、図4及び5の実 施の形態と構造的に類似するが、ウェル領域に深くて不 純物濃度の高い部分を更に含む実施の形態の断面図を示 している。図6のN型ウェル150は深いN^{*}部分15 1を含み、図7のP型ウェルは深いP*部分193を含 んでいる。図4及び5に示されたデバイスは容易に製造 できる。図6及び7に示されたデバイスは、ウェルの深 が、上部トランジスタのエミッタ注入効率(emitter-inj ection efficiency)が高いため、順方向におけるより良 好なON状態電流導通特性(on-state current conducti on characteristics)を有するという利点がある。

【0044】図8においてカソード金属のP・型ボディ 領域152への接触が取り除かれ、図9においてアノー ド金属のN・型ボディ領域191への接触が取り除かれ ている点を除き、図8及び9は、構造的に図6及び7の 実施の形態にそれぞれ類似した実施の形態の断面図を示 している。図8及び9に示されたデバイスは、順方向及 び逆方向の双方においてオン状態の電流飽和特性(on-st ate current saturation characteristics)を有すると いう利点がある。しかし、図8及び9に示したデバイス は、それぞれ、P型ボディ154-N型ウェル150-P-型基板 148-N型ベース領域 144、及び、N*型 ボディ190-P型ウェル192-N-型基板194-P型領域196によって形成される逆方向の寄生サイリ スタを有している。ウェル領域内の深くて不純物濃度の 髙い部分は、逆方向の寄生サイリスタのラッチアップの 抑制を助け、また、上部トランジスタのエミッタ注入効 率の増加を助ける。

【0045】図6及び7に示されたデバイスは、エミッ タ注入効率を増大させ、順方向におけるオン状態での電 圧降下を低減するために、ウェルの深い部分に不純物を 余分に拡散する必要がある。図10及び11に示された 別の実施の形態は、ウェルの深い部分に対する余分の不 純物拡散を用いることなく、エミッタ注入効率の増大及 びオン状態での電圧降下の低減を達成する。図10に示 されたデバイスは、P-型基板248の上にN**型層2

域256を作製するときに同一の工程(process steps) で形成することができる。図11に示されたデバイス は、P**型領域288を作製するときに同一の工程で形 成することができるP**型層295を有している。

15

【0046】本発明の双方向サイリスタは、米国特許第 5,008,725号において開示されたものに類似したセルの 形態(cellular topology)で提供されることが好まし い。図2は、各実施の形態のセルの半分を示している。 . 各場合における単位セル全体は、左側にその構造の鏡像 を付け加えることにより得ることができる。したがっ て、例えば、図2の実施の形態の単位セル全体は、図1 2に示されたものとなる。本発明は、米国特許第5,008, 725号において示されたパワーMOSの設計に類似した ターミネーション構造(termination structure)の単一 チップ上に、多数のとれらの単位セルを多角形状でかつ 並列に接続された形で提供することにより、好ましい実 施の形態として実現している。したがって、ゲート12 8は、隣接セルのチャネル領域、及びくそれらの間の 「共通導通領域」を覆うポリシリコンのグリッドを有す ることになる。

【0047】図13は、図12に代わるセル構成を示し ている。この構成では各ボディ領域が相対的に深いP・ 型ボディ領域123を有しており、米国特許第4,642,66 6号において示されたパワーMOSの設計に類似したも のとなっている。図14は、構造的に図13のセルの設 計と同じであるが、ドーピング及び電流の流れが反対で あり、相対的に深いN'型ボディ領域223を有する実 施の形態を示している。図13及び14を米国特許第4、 642,666号および第5,008,725号において示されたMOS しているが、下記の点で異なっているのが明らかになる であろう。すなわち、

- 1) 本発明における不純物濃度の低いドリフト層(図1 3及び14において、それぞれ参照符号118、218 で示している)は、パワーMOSFETとは反対の導電 型の材料から作製される点、
- 2) 本発明は、ベース領域を取り囲むウェル領域(図1 3及び14において、それぞれ参照符号120及び22 0で示している)を有する点、 及び、
- 3) 本発明は、後方拡散(図13及び14において、そ 40 れぞれ参照符号116及び216で示している)を有す る点。

【0048】図15は、図13の導電極性を有する本発 明の好ましいセル構成の広範囲の断面図を示しており、 同じ構成部品には同じ参照符号を用いて示している。同 図においては、本発明における基本となる単位セルがウ ェハーの表面全体に亙って繰り返して複数配置されてセ ル群をなしており、このセル群全体を参照符号130を 以て示す。二つのセル群の上面図が図16及び17に示 されている。図15に示されているように、N**型拡散 50 領域132を隣接するN型ウェル領域120の間におい てP-型基板層118の中に設けてもよい。N**型拡散 領域132は所望に応じて設けられるものであって、用 いることにより順方向導通モードにおいてNPNトラン ジスタのエミッタ注入効率を増加させることができる。 他のオプション (図示せず) としては、P型ボディ12 2の下のいくつかのセル領域内に埋め込みN^{*}型領域を 設けることが考えられる。

【0049】図15に示したように、半導体ウェハーの 10 縁には複数のターミネーション・リング(termination ri ngs)が設けられている。特に、ウェハーの上面の縁に は、逆方向阻止接合部のための複数のN型ターミネーシ ョン・リング134が設けられている。一方、ウェハー の底面の縁には、順方向阻止接合部のためのカンター・ エッジ・ターミネーション(Contour Edge Termination) 136が設けられている。参照符号138で示したフィ ールド酸化物層及びLTO(低温酸化物)が、ウェハー の上面及び底面に設けられている。

【0050】本発明の双方向サイリスタは、横方向導通 20 構造で提供することもできる。そこで、例として図18 に、本発明の図5の実施の形態の横方向導通構造を示 す。順方向(カソードに対してアノードが正)において は、N型ボディ314内にpチャネルを発生させるため にアノードに対して十分に負の電圧が絶縁ゲート310 に印加されると、電流は、P**型ソース313、N型ボ ディ314内のpチャネル、P型ウェル316を通り、 N-型エピタキシャル層318を横切り、P型ウェル3 17及びN**型領域322を通って、アノード312か らカソード319へと流れる。逆方向(カソードに対し FETセルの断面と比較すると、本発明はこれらに類似 30 てアノードが負) においては、P型ウェル316内にn チャネルを発生させるためにアノードに対して十分に正 の電圧が絶縁ゲート310に印加されると、電流は、P 型ウェル317、N-型エピタキシャル層318、P型 ウェル316、及びN型ボディ315を通って、カソー ド319からアノード312へと流れる。このセルをチ ップ上の他のセルから分離するために、カソード319 の下のこのセルの右側のP型基板320内にP*型領域 324が形成されている。

【0051】本発明の横方向導通構造の第2の実施の形 態を図19に示す。この実施の形態は図18の実施の形 態に類似しているが、P*型領域324の代わりにトレ ンチ分離部330を有しており、同一チップ上の他のバ ワーデバイス及び制御デバイスからサイリスタを分離し なければならないパワーICの用途に特に適している。 【0052】図20は、図4の垂直導通構造の実施の形 態と同じ構造を持っている本発明の実施の形態を示す が、これも、集積化されたMOSゲートによる順方向タ ーンオン・セルを有している。とのターンオン・セルは、 ウェハーの上面から下方に延びるP型ボディ172を取 り囲むN型ウェル170によって構成され、とのN型ウ

17

ェル170はN型ウェル150から間隔をあけて配置さ れている。補助電極174が、ウェハーの上面に設けら れており、P型ボディ172と接触している。第2の絶 縁ゲート176もウェハーの上面に設けられており、ゲ ート176は、ウェハーの上面まで延びるN型ウェル1 50の部分、間隔をあけて配置されたN型ウェルの間の ウェハーの上面まで延びるP-型基板148の部分、ウ ェハーの上面まで延びるN型ウェル170の部分、及 び、ウェハーの上面まで延びるP型ボディ172の部分 の少なくとも縁を覆っている。

【0053】図20のデバイスの動作の際には、補助電 極174は、カソード158の電位よりも僅かに(例え ば1ボルト) 高い電位にバイアスされる。 これにより、 MOSゲート制御を利用して(すなわち、P・型ボディ 154内にnチャネルを発生させるためにカソード15 8に対して十分に正の電位をゲート160に印加するこ とにより、及び、N型ウェル170内にpチャネルを発 生させるためにカソード158に対して十分に負の電位 をゲート176に印加することにより)、サイリスタを るようになる。

【0054】図21は、順方向(カソードに対してアノ ードが正、カソード158に対してゲート160が正、 及び、アノード142に対してゲート176が負)への MOS制御によるターンオンを可能にした別の構造の断 面を示している。との構造は、図4の垂直導通構造のサ イリスタとともに、図18及び19の実施の形態のよう な横方向導通構造のサイリスタを有している。

【0055】単一極性のゲート駆動を利用した他の構造 も可能である。例えば、図20に示された構造を図22 に示すように変形することができ、ここでは、N型ウェ ル170が、隔離配置したN型ウェル171と173と の対で置き換えられており、N型ウェル173内にP型 ボディ175が、N型ウェル171内にN**型領域17 7が、それぞれ形成されている。P型ボディ175及び N^{**}型領域177は、その半導体ウェハーの上面の浮遊 金属ストラップ179によって電気的に接続されてい

【0056】図22のデバイスの動作の際には、補助電 極174は、カソード158の電位よりも僅かに(例え 40 ば1ボルト)髙い電位にバイアスされる。これにより、 MOSゲート制御を利用して(すなわち、P・型ボディ 154内およびN型ウェル173と171との間のP-型領域148内にnチャネルを発生させるためにカソー ド158に対して十分に負の電位をゲート160に印加 することにより)、サイリスタを順方向(カソードに対 してアノードが正) にトリガできるようになる。 これに より、P-型領域148は、P型ボディ175を通り、 金属ストラップ179を通り、N**型領域177を通 り、N型ウェル173と171との間のP-型領域14

8内のnチャネルを通り、N**型領域177を通って、 補助電極174の電位に近い電位に設定される。これに より、P-型領域148とN型ウェル150との接合が 順方向にバイアスされてキャリアが注入され、サイリス タがトリガされる。

【0057】電流ターンオン・ゲートを利用した他の構 造もまた可能である。例えば、図20に示された構造を 図23に示すように変形することができ、ここでは、N 型ウェル170及びMOSゲート176が除去されてい 10 る。図23のデバイスの動作の際には、補助電極274 が電流をP-型基板148に注入するために用いられ る。これにより、N型ウェル150、P-型基板14 8、及びN型領域144によって形成された上部NPN トランジスタにベース駆動電流が供給され、ゲート制御 を利用して(すなわち、P・型ボディ154内にnチャ ネルを発生させるためにカソード158に対してMOS ゲート160を十分に正とし、サイリスタをトリガして オン状態とするためにゲート274に電流をP-型基板 148へ注入させること)により、順方向(カソードに 順方向 (カソードに対してアノードが正) にトリガでき 20 対してアノードが正) にサイリスタをトリガしてオン状 態にできるようになる。

> 【0058】以上では本発明を特定の実施の形態に関連 づけて説明したが、当業者にとっては他の変形や他の用 途が容易にわかるであろう。したがって、本発明は、と とでの特定の開示内容によって制限されるものではな く、添付された請求の範囲によってのみ制限されるべき である。

【図面の簡単な説明】

【図1】 米国特許第4,857,983号に開示された従来の デバイスの断面図である。

【図2】 本発明にかかる3端子型双方向サイリスタの デバイスの構造を示す断面図である。

【図3】 図2の3端子型双方向サイリスタのデバイス の特性図である。

2つの異なるタイプのセルを有する本発明の 【図4】 一つの実施の形態の断面図である。

【図5】 N型層を全てP型に変えるとともにP型層を 全てN型に変えた図4のサイリスタの構造の断面図であ る。

【図6】 深いウェル拡散部を有する図4のサイリスタ の構造の断面図である。

【図7】 深いウェル拡散部を有する図5のサイリスタ の構造の断面図である。

【図8】 順方向と逆方向の両方において電流飽和特性 を有する本発明の実施の形態の断面図である。

【図9】 N型層を全てP型に変えるとともにP型層を 全てN型に変えた図8のサイリスタの構成の断面図であ

【図10】 ウェルの深い部分のための追加の拡散を必 50 要としない本発明の実施の形態の断面図である。

【図11】 N型層を全てP型に変えるとともにP型層 を全てN型に変えた図10のサイリスタの構造の断面図

19

【図12】 図2のサイリスタの1セル全体の断面図で ある。

【図13】 深いボディ構造を有する図2のサイリスタ の1セル全体の断面図である。

【図14】 N型層を全てP型に変えるとともにP型層 を全てN型に変えた深いボディ構造を有する図2のサイ リスタの1セル全体の断面図である。

【図15】 図13の導電極性を有する本発明の好まし いセル構成の広範囲の断面図である。

【図16】 実際のデバイスを構成するためにアレー状 に繰り返し配列してなるセル群の上面図である。

【図17】 実際のデバイスを構成するためにアレー状 に繰り返し配列してなるいま一つのセル群の上面図であ

【図18】 本発明の横方向導通構造の実施の形態の断 面図である。

【図19】 トレンチ分離部を有する他の横方向導通構 20 146 P**型後方拡散領域 造の実施の形態の断面図である。

【図20】 集積化されたMOSゲート構造の順方向タ ーンオン・セルを有する本発明の実施の形態の断面図で ある。


【図21】 順方向においてMOS制御ターンオンを行 ういま一つの構成の断面図である。

【図22】 単一のゲート電極を有する集積化されたM OSゲート構造の順方向ターンオン・セルを有する図2 * * 0の実施の形態の変形された実施の形態の断面図であ


【図23】 電流ターンオン・ゲートを利用した図20 の実施の形態の変形された実施の形態の断面図である。 【符号の説明】


- 110 双方向サイリスタ
- 112 アノード
- 114 N型ベース層
- 116 P"型領域
- 10 118 P型基板
 - 120 N型ウェル領域
 - 122 P型ボディ領域
 - 124 N**型領域
 - 126 カソード電極
 - 128 ゲート
 - 129 酸化物層
 - 140 双方向サイリスタ
 - 142 アノード
 - 144 N-型ベース層
 - - 148 P型基板
 - 150 N型ウェル領域
 - 152 ボディ領域
 - 154 P'型ボディ領域
 - 156 N**型領域
 - 158 カソード
 - 160 ポリシリコン絶縁ゲート


【図1】




[図2]











312 310 P+ 313 319 322 315 N+ N+ P 317 P 318 P 320

【図18】


【図13】




【図14】




【図15】




【図20】




【図16】




【図17】




【図19】



【図22】



【図21】



【図23】

